電源設計技術資訊網站

電源設計支援工具   English   简体中文   日本語   한국어

2021.12.08 DC/DC

電源時序規格①:
電源時序規格及控制電路方塊圖

使用通用電源IC實現電源時序控制的電路

首先,確認要實現的電源時序規格,並在設計實際電路之前透過控制區塊來探討其配置。本文會使用兩個電源時序規格範例,先從第一個範例“電源時序 ①”開始。

電源時序規格①

規格①是控制3個系統的電源的時序。輸入輸出電壓的規格和電源配置如下:

在本設計中,是由3個電源IC構成的。電源IC假定為切換穩壓器(DC/DC轉換器)或線性穩壓器(LDO)。作為電源IC的功能,需要可以控制輸出的ON和OFF的賦能引腳。

下面是電源導通和關斷的順序:電源導通按照VOUT1、VOUT2、VOUT3的順序,當VOUT1導通並達到設定電壓時,VOUT2導通,同樣,達到設定電壓時VOUT3導通。關斷的順序與導通相反,按照VOUT3、VOUT2、VOUT1的順序,先從VOUT3開始關斷,完成後開始下一個關斷。

在這裡將電源導通和關斷順序的控制稱為“時序控制”,但實際上某些製造商或IC類型可能會稱之為“追跡”。兩者基本上可以按同義來理解。

控制電路方塊圖①

下面是實現了時序規格①的控制電路方塊圖。

要實現時序規格①,除了3個電源IC之外,還需要4個Power Good功能、4個Discharge功能、以及電阻和二極體,從控制電路方塊圖中可以看到它們。由於電路方塊圖是為了顯示功能和工作而繪製的,因此省略了實際電路中所需的各IC和電路的外接零件。下面介紹各功能和作用。

  • ・DCDC 1、DCDC 2和DCDC 3 是獨立的電源IC,它們的輸出由賦能(EN)引腳控制。
  • ・Power Good 1和2用來在電源導通時監測DCDC的輸出電壓,當達到目標電壓時,向接下來要啟動的DCDC輸出“High”(以下簡稱“H”)訊號。
  • ・Power Good 3和4用來在關斷電源時監測DCDC的輸出電壓,當達到目標電壓時,向接下來要關斷的DCDC輸出“Low”(以下簡稱“L”)訊號。
  • ・Discharge區塊透過在關斷電源時快速釋放DCDC輸出電容中的充電電荷來降低輸出電壓,使電源時序正常工作。

在該電路方塊圖中,DCDC區塊的EN和VOUT之間、Power Good區塊的IN和PGOOD之間、以及Discharge區塊的IN和OUT之間被設計為正邏輯。也就是說,在“H”時,DCDC處於使能狀態,Power Good處於達到目標電壓狀態,Discharge處於輸出為ON的狀態。此外,Power Good區塊的PGOOD引腳(輸出)和Discharge區塊的OUT引腳採用集電極開路或漏極開路形式。

關鍵要點:

・在時序①中,實現了將3個系統的電源按順序導通、並按相反順序關斷的時序。

・在實際設計之前,透過功能區塊來考慮實現目標工作所需的配置。

・時序①是使用3個電源IC、4個Power Good功能和3個Discharge功能實現的。

電源供應器晶片的技術資料 免費 下載