電源設計技術資訊網站

電源設計支援工具   English   简体中文   日本語   한국어

直接洽詢工程師

採用4引腳封裝的SiC MOSFET : SCT3xxx xR系列

透過驅動器源極引腳將
切換損耗降低約35%

-其2-

Keyword
  • 帶驅動器源極引腳的MOSFET驅動電路
  • 驅動電路的返回線
  • 雙脈衝測試
  • 切換損耗比較
  • 損耗減少約38%
  • 電路的小型化
  • 相同尺寸功率更高
  • 損耗降低,效率提高,發熱量減少
  • 4引腳封裝產品的探討事項

-接下來,請您介紹一下驅動器源極引腳是如何降低切換損耗的。首先,能否請您對使用了驅動器源極引腳的電路及其工作進行說明?

Figure 4是具有驅動器源極引腳的MOSFET的驅動電路範例。它與傳統驅動電路(Figure 2)之間的區別只在於驅動電路的返回線是連接到驅動器源極引腳這點。請看與您之前看到的Figure 2之間的比較。

從電路圖中可以一目了然地看出,包括VG在內的驅動電路中不包含LSOURCE,因此完全不受切換工作時的ID變化帶來的VLSOURCE的影響。

如果用公式來表示外加到內部晶片的電壓VGS_INT的話,就是公式(2)。當然,計算公式中沒有3引腳封裝的公式(1)中存在的LSOURCE相關的項。所以,4引腳封裝MOSFET的VGS_INT僅受RG_EXT和IG引起的電壓降VRG_EXT的影響,而且由於RG_EXT是外接電阻,因此也可調。下面同時列出公式(1)用以比較。

-能給我們看一下比較資料嗎?

這裡有雙脈衝測試的比較資料。這是為了將傳統產品和具有驅動器源極引腳的SiC MOSFET的切換工作進行比較,而在Figure 5所示的電路條件下使Low Side(LS)的MOSFET切換的雙脈衝測試結果。High Side(HS)是將RG_EXT連接於源極引腳或驅動器源極引腳,並僅使用本體二極體換流工作的電路。

Figure 6是導通時的汲極-源極間電壓VDS和汲極電流ID的波形。這是驅動條件為RG_EXT=10Ω、VDS=800V,ID約為50A時的波形。

紅色曲線的TO-247-4L為4引腳封裝,藍色的TO-247N為傳統的3引腳封裝,其中的SiC MOSFET晶片是相同的。

我們先來比較一下虛線ID的波形。與藍色的3引腳封裝品的波形相比,紅色的4引腳封裝的ID上升更快,達到50A所需的時間當然也就更短。

雖然VDS的下降時間本身並沒有很大的差別,但閘極訊號輸入後的切換速度明顯變快

-就像您前面說明的,區別只在於4引腳封裝透過設定驅動器源極引腳,消除了LSOURCE的影響,因此它們的切換特性區別只在於LSOURCE的有無所帶來的影響?可不可以這樣理解?

基本上是這樣。當然,也有一些應該詳細查考的事項,但如果從閘極驅動電路中消除了LSOURCE的影響,則根據Figure 4中說明的原理,切換速度將變快。關於關斷,雖然不像導通那樣區別顯著,但速度同樣也會變快。

-這就意味著切換損耗得到了大幅改善。

這裡有導通和關斷相關的切換損耗比較資料

在導通資料中,原本2,742µJ的切換損耗變為1,690µJ,損耗減少了約38%。在關斷資料中也從2,039µJ降至1,462µJ,損耗減少了約30%

-明白了。最後請你總結一下,謝謝。

SiC MOSFET具有超低導通電阻和高速切換的特點,還具有可進一步縮小電路規模、提高相同尺寸的功率、以及因降低損耗而提高效率並減少發熱量等諸多優點。

另一方面,關於在大功率切換電路中的功率元件的安裝,由於必須考慮寄生電感等寄生分量的影響,如果切換電流速度明顯提高,那麼其影響也會更大。這不僅僅是打件電路板級別的問題,同時也是元件封裝級別的課題。

此次之所以在最新一代SiC MOSFET中採用4引腳封裝,也是基於這樣的背景,旨在在使用了SiC功率元件的應用中,進一步降低損耗

這裡有一個注意事項,或者說是為了有效使用4引腳封裝產品而需要探討的事項。前面提到了透過消除封裝電感LSOURCE的影響可提高切換速度並大大改善切換損耗。這雖然是事實,但考慮到穩定性和整個電路工作時,伴隨著切換速度的提高,也產生了一些需要探討的問題。就像“權衡(Trade-off)”一詞所表達的,電路的優先事項一定需要用最大公約數來實現最佳化。

對此,將在Tech Web的基礎知識“SiC功率元件”中進行解說。另外,您還可以透過ROHM官網下載並使用本次議題的基礎,即Application Note“利用驅動器源極引腳改善切換損耗(PDF)”。

-感謝您的講解。

Power SupplyIC Technical Materials Free Download