DC-DC｜應用篇

電源時序規格①：電路和常數計算範例

2024.01.31

重點

・實現電源時序①的電路由DCDC×3、Power Good模組×4、放電電路×3和二極體組成。

目錄

在上上篇文章和上一篇文章中，已經介紹了電源時序規格①的電源導通時和關斷時的時序工作。本文將介紹實現這些時序的實際電路範例以及各種設置所需的常數計算。

電源時序規格①：實際的電路和常數計算範例

實現電源時序的電路範例如下所示。三個系統的DCDC 1～3假定為開關穩壓器或線性穩壓器（LDO）。每個DCDC都有Enable（EN）引腳，可以控制輸出的開和關。


實現電源時序①的電路範例

Power Good模組

共有4個Power Good模組，是使用電壓監控IC BD4142HFV來實現Power Good功能的。IC1和IC3用於檢測電源導通時DCDC輸出電壓是否上升到設定值，IC2和IC4用於檢測電源關斷時DCDC輸出電壓的下降情況。下圖為包含BD4142HFV內部功能模組在內的Power Good電路。


由BD4142HFV組成的Power Good功能

該IC內建遲滯比較器，基準電壓為0.5V（見IC功能模組），可以使用外接分壓電阻設置想要檢測的電壓。用來檢測DCDC輸出電壓上升情況的IC1和IC3，需要根據DC/DC的輸出電壓進行該設置。檢測電壓VPGOOD可透過公式1-1來計算。

時序電路範例的VOUT1為1.2V，IC1的PGOOD設置為當達到輸出電壓的90%時輸出一個標記。如果檢測電壓設置得過高（如95%），當輸出電壓因負載波動而瞬間下降時，PGOOD輸出將變為“L”，會造成後段DCDC瞬斷的問題。因此需要在瞭解了DCDC的負載波動和壓降（負載回應）特性後，再確定檢測電壓。

在90%時的檢測電壓為1.2V×0.9＝1.08V。電阻值可以根據公式1-1來計算。計算出來的電阻值已在電路範例的IC1處標出，公式1-1中的R2對應於電路範例中的R6：15kΩ＋R7：82Ω，R3對應於R8：13kΩ。將這些值代入後公式如下，結果表明該常數是可以獲得所需的1.08V的常數。

從公式中可以看出，需要針對VPGOOD確定電阻值，以使R2和R3施加到IN引腳的分壓電壓變為內部基準電壓0.5V。電壓是由電阻比決定的，但由於該分壓電阻也是DCDC的負載，因此採用10kΩ級的電阻值比較合適。但是，R2和R3的總和要在300kΩ以內。如欲瞭解更詳細的資訊，請參閱IC的技術規格書。

這樣，基本的常數就確定了，但作為設計，還需要確認設置值（檢測電壓）的容差。BD4142HFV的檢測電壓容差為±1.8%。因此，PGOOD的範圍是從88.4%（90%－1.8%＝90×0.982）到91.6%（90%＋1.8%＝90×1.018）。

另外，由於有10mV的遲滯，因此檢測解除電壓為90%×（0.5V－10mV）÷0.5V＝88.2%，範圍為88.2%×0.982＝86.6%到88.2%×1.018＝89.8%。

此外，BD4142HFV在PGOOD標記輸出中也可以有延遲時間tDELAY。在這種情況下，要將電容C2連接到DLY引腳。延遲時間和電容C2的值可以透過公式1-2來計算。

當DCDC的輸出電壓降至約0.5V以下時，在電源關斷時工作的PGOOD的IC2和IC4將會停止檢測（PGOOD輸出將從“H”變為“L”）。這是直接使用BD4142HFV已設置好的檢測電壓。

放電電路

在該電路中，Discrete結構的放電電路連接到每個DCDC。如下圖所示，該電路由NPN電晶體和電阻組成。第一段的電晶體是簡單的逆變器電路，第二段是集電極開路開關。第二段導通時，在DCDC關斷時主要是釋放輸出電容的殘餘電荷，使VOUT迅速下降。輸出電壓的下降時間根據與第二段電晶體的集電極串聯的電阻（下圖中的R4）值來調整。


放電電路

二極體

時序電路範例中各處的二極體用於控制邏輯工作。由於二極體的正向電壓VF會影響“L”電平的訊號電壓，因此需要使用VF較低的蕭特基二極體來確保“L”電平的電壓值。

對實現電源時序①的整個電路、以及作為DCDC之外的週邊電路的Power Good模組、放電電路、二極體的介紹就到這裡。

    DC-DC

    基礎篇

    設計編

    評估篇

    應用篇

    產品介紹

    FAQ