電源時序規格②：實際工作範例

2024.06.12

重點

・了解電源時序②的規格、電路工作和波形。

在上一篇文章中，介紹了實際電路範例以及各種設置所需的常數計算。在本文中，我們一起來瞭解相關電路的實際工作。

下面的電路是上一篇文章中的電源時序②的電路範例。在這裡再次呈現是為了便於確認電路工作。

實現電源時序②的電路範例

實現電源時序②的工作波形如下所示。

在施加V_IN 5.0V的狀態下，將控制V_OUT的開/關工作的Enable設置為“H”電平時，V_OUT開始啟動。

首先是透過DCDC 1實現V_OUT1的1.2V啟動並上升。在波形圖中是黃色部分。

當V_OUT1電壓達到為Power Good模組IC1設置的閾值V_H（即V_OUT1）的90%時，OUT輸出啟用DCDC 2，第二個輸出V_OUT2 1.5V（黃綠色）開始上升。

同樣，當V_OUT2達到90%的電壓時，Power Good模組IC2啟用DCDC 3，第三個輸出V_OUT3 3.3V（淺藍色）開始上升。

這是啟動時的時序工作。

電源時序② 工作波形

關斷時，以與啟動時相同的順序從V_OUT1開始關斷。

當將Enable設為“L”電平時，DCDC 1直接被禁用並關閉，同時放電電路導通，在設定時間內將V_OUT1降至接地電平的程度。

當V_OUT1低於Power Good模組IC1的閾值V_L（即0.5V）時，IC1的OUT輸出會禁用DCDC 2，同時導通放電電路，以降低V_OUT2。

當V_OUT2低於Power Good模組IC2的閾值V_L（即0.5V）時，如前一階段一樣，IC2的OUT輸出會禁用DCDC 3並導通放電電路以降低V_OUT3。

這樣就完成了三個關斷時序並關閉所有輸出。

基礎篇

設計編

評估篇

應用篇

產品介紹

FAQ