去耦電容的有效使用方法　要點1

上上篇文章和上一篇文章介紹了電容的頻率特性和利用其特性降低雜訊的內容。從本文起將用3篇的篇幅來介紹去耦電容的有效使用方法。

去耦電容的有效使用方法

去耦電容有效使用方法的要點大致可以分為以下兩種。另外，還有其他幾點需要注意。本文就以下三點中的“要點1”進行介紹。

• ・要點1：使用多個去耦電容
• ・要點2：降低電容的ESL（等效串聯電感）
• ・其他注意事項

要點1：使用多個去耦電容

去耦電容的有效使用方法之一是用多個（而非1個）電容進行去耦。使用多個電容時，使用相同容值的電容時和交織使用不同容值的電容時，效果是不同的。

・使用多個容值相同的電容時

諧振點的電阻是3個電容的ESR並聯，因此為，假設這些電容的ESR全部相同，則ESR減少至1/3，電阻也下降。

諧振點以後的感性區域的ESL也是並聯，因此為，假設3個電容的ESL全部相同，則ESL減少至1/3，電阻也下降。

由此可知，通過使用多個相同容值的電容，可在整個頻率範圍降低電阻，因此可進一步降低雜訊。

・使用多個容值不同的電容時

所增加電容的電容量，一般需要根據目標降噪頻率進行選型。

另外，在這裡給出的頻率特性波形圖是理想的波形圖，並未考慮PCB板的佈局佈線等引起的寄生分量。在實際的雜訊對策中，需要考慮寄生分量的影響。下一篇文章將介紹第2個要點。