導通電阻

MOSFET的導通電阻與導通損耗的關係

MOSFET的導通電阻（R_DS(on)）是估算導通時損耗的基準。相比之下，雙極電晶體（BJT）作為飽和開關使用時，其導通時的損耗主要由集極-射極間的飽和電壓（V_CE(sat)）決定。而MOSFET在導通狀態下會像電阻一樣工作，因此其損耗會與電流的平方成正比增加。下面列出了損耗表示方式的差異。

MOSFET與BJT的損耗表示方式差異

雙極電晶體（BJT）在作為開關使用並處於飽和狀態時，其導通時的導通損耗可透過以下公式計算得出。

集極損耗：　\(P_{C}=V_{CE\left(sat\right)} \times I_{C}\)

對於MOSFET而言，在導通狀態下，其汲極-源極間作為電阻（R_DS(on)）工作，因此導通時的導通損耗可透過以下公式近似計算。

導通損耗：　\(P_{D}\approx I_{D}^{2} \times R_{DS(on)}\)

這種損耗以熱的形式在MOSFET內部產生，並透過封裝和電路板散發出來。因此R_DS(on)越小，導通損耗就越低，從而更容易抑制發熱量。需要注意的是，實際的溫升，還會受到元件溫度、電路板設計、散熱條件、開關頻率等因素的影響。

導通電阻（R_DS(on)）的電氣特性

結合測量條件（V_GS / I_D / T_J）進行解讀

導通電阻R_DS(on)並非固定值，其值會隨閘-源電壓（V_GS）、汲極電流（I_D）、接面溫度（T_J）等條件的變化而改變。技術規格書中記載的R_DS(on)必然與其測量條件相應出現，因此在設計時需要在這些相同條件進行比較，並結合實際運行環境預留充足的餘裕量。

V_GS和I_D引起的導通電阻變化：用於損耗計算的R_DS(on)的選擇方法

如上述特性曲線所示，導通電阻隨閘-源電壓的升高而減小。另外即使在相同的閘-源電壓條件下，導通電阻也會隨汲極電流的變化而變化。在計算損耗時，應使用與實際施加的閘-源電壓（V_GS）和預期汲極電流（I_D）相近條件下的導通電阻R_DS(on)。當技術規格書中給出多個V_GS條件時，應以最接近實際閘極驅動電壓（例如：4.5V/5V/10V）條件的值或特性曲線為基準。

電阻區（歐姆區）的近似公式及其與導通損耗的關聯

當MOSFET處於導通狀態並作為電阻工作時，在漏-源電壓（V_DS）相對較小的區域（電阻區，也稱歐姆區），可以使用以下近似公式。

\(R_{DS\left(on\right)}\approx\frac{V_{DS}}{I_{D}}\)

下面將使用該R_DS(on)估算導通損耗（電流變化時，使用有效值IRMS）。

R_DS(on) 隨溫度升高而增大

R_DS(on)也會隨溫度而變化。通常溫度升高時R_DS(on)會增大（呈現正溫度係數），因此在計算損耗時需要考慮到工作時的溫升。

技術規格書中的值（typ/max）及設計餘裕量的取法

在電氣特性表中，通常會同時給出R_DS(on)的typ（典型值）和max（最大值）。在進行損耗和溫升設計時，原則上以最大值（max）為基準，並在此基礎上，結合溫度特性（R_DS(on)的溫度相關性）考慮到預期接面溫度（T_J）下的增加量，以確保設計更安全。典型值（typ）可以作為衡量“該產品易於實現多低的電阻”的參考指標，但在需要考慮量產差異和高溫劣化的應用場景（最差條件下的損耗計算）中，不建議直接使用典型值。

導通損耗的實際計算方法（結合占空比和溫度）

基本公式：導通損耗為 I² × R_DS(on)

MOSFET的導通損耗，基本上可以透過下列公式求得：

\(P_{D}=I^{2} \times R_{DS(on)}\)

其中，I表示在導通狀態下流經MOSFET的電流。

結合占空比和有效值（IRMS）計算平均損耗

在電路設計中，未必總是在恒流恒壓狀態下工作（直流電路）。在進行PWM驅動或斷續工作時，需要考慮到MOSFET導通時間所占的比例（占空比）。因此，平均導通損耗可透過下面的公式求得：

\(P_{avg}=I^{2} \times R_{DS(on)} \times D\)

其中，D表示占空比（導通比率）。在直流工作狀態下，D=1（100%）。

另外，如果電流發生變化，則應使用導通期間所流過電流的有效值（IRMS），透過下面的公式求得：

\(P_{avg}=I_{RMS}^{2} \times R_{DS(on)} \times D\)

溫升導致的R_DS(on)增加的部分，透過“溫度係數k”進行補償

在實際電路中，MOSFET自身的發熱會導致接面溫度（T_J）上升，從而使導通電阻大於規格書中的值（通常在25℃下測得）。要想正確估算損耗，需要參考技術規格書中的溫度特性，將R_DS(on)的增加視為“溫度係數k”，並採用以下公式進行計算：

\(P_{avg(實際工作)}　　=I_{RMS}^{2} \times R_{DS(on)} \times D \times k\)

溫度係數 (k) 可根據技術規格書中的溫度特性圖表，按下面的公式進行估算。

例如，如果25℃時的R_DS(on)為10mΩ，實際工作溫度100℃時的R_DS(on)為15mΩ，則：

\(k=\frac{15}{10}=1.5\)

在實際設計中，需要適當考慮“占空比”和“溫度係數”來計算導通損耗。

將安裝電阻和自發熱（熱阻）納入估算

在估算導通損耗時，不僅需要考慮MOSFET的R_DS(on)，由安裝產生的串聯電阻（如電路板佈線、過孔、連接器等）有時也不容忽視。在mΩ級的應用中，電路整體的導通損耗通常可以作為合成電阻進行估算，即P ≈ I_RMS² ×（R_DS(on)＋R佈線）× D，這樣與計算出的值與實際設備的實測值之間的偏差會更小。

另外，要想正確選擇溫度係數k，首先需要估算出工作時的T_J（接面溫度）。最簡單的方法是以環境溫度TA為基準，透過 T_J ≈ TA + P_total × RθJA（或者如果已知外殼溫度TC，則使用T_J ≈ TC + P_total × RθJC）來估算。這裡的P_total是指總損耗，不僅包括導通損耗，還包括開關損耗。

1. 首先，根據25℃附近的R_DS(on)（技術規格書）計算導通損耗，如有必要再加上開關損耗，得出P_total。
2. 接下來，根據P_total和熱阻Rθ來估算T_J。
3. 最後，根據溫度特性更新為對應T_J的R_DS(on)（溫度係數倍率k），並在必要時重新計算P_total。

像這樣透過哪怕一次“損耗→溫度→R_DS(on)”的反覆運算收斂，就能更輕鬆地獲得包含溫升在內的設計裕量。

不能僅憑導通電阻做選擇：導通損耗與開關損耗的權衡

降低R_DS(on) 容易導致Q_g和寄生電容增加

降低導通電阻（R_DS(on)）可以減少導通損耗（I²R），但在某些應用中，開關損耗的影響也不容忽視。通常，降低導通電阻往往伴隨著晶片面積的增加，這最終會導致閘極電荷Q_g和寄生電容增加，從而可能引起開關損耗和閘極驅動損耗上升。

透過R_DS(on)×Q_g（或 R_DS(on)×Q_gd）權衡考量

尤其在開關頻率較高的電源電路中，不應僅關注R_DS(on)，還應透過諸如R_DS(on)×Q_g（或R_DS(on)×Q_gd）這類指標來看“導通損耗與開關損耗的平衡”，這樣更容易選擇總損耗最小的元件。導通電阻最小的元件，未必能使電路整體的損耗最小，這是實際應用中的關鍵點。

封裝對導通電阻值的比較

晶片尺寸（表面積）與封裝尺寸的關係

經常聽到“封裝越大導通電阻越小”的說法，但這裡起主要作用的並非“封裝表面積本身”，而是該封裝中能容納的矽晶片（Die）的有效面積。由於功率MOSFET採用的是大量單元並聯的結構，因此晶片面積越大，電流路徑的並聯數量就越多，最終導致R_DS(on)更容易降低。

另外，技術規格書中記載的R_DS(on)並非僅指矽晶片內部的電阻，而是測量自汲極引腳至源極引腳的電流路徑中所包含電阻的總和（引腳間電阻）所得的值。也就是說，其中包括晶片內部的溝道電阻、漂移層電阻、金屬佈線電阻，以及封裝側的引線框架/鍵合線（或銅夾片）和引腳焊盤的電阻，所有這些的總和。因此，如果封裝改變，不僅可容納晶片面積的上限會改變，而且受封裝自身的電阻和散熱性能兩個方面的影響，R_DS(on) 也會發生變化。

大電流應用中引腳結構和佈局（Kelvin Source）的作用

在mΩ級的大電流開關中，由於電路板佈線和封裝的電感（封裝寄生電感（公共源極電感）的影響，源極電位會發生波動，從而導致表像上V_GS下降，導通狀態惡化。為抑制這一影響，有效的方法包括採用支持開爾文源極的封裝（可將功率源極引腳與閘極驅動基準源極分離），以及將閘極回饋（源極）佈線從電源環路中分離出來的佈局設計。在評估時不僅要關注R_DS(on)的數值指標，還需綜合考量引腳結構和實際安裝便利性，這樣才能有效減少實際安裝後的性能波動。

相關文章

電晶體詳解：結構、分類及工作原理基礎
MOSFET基礎｜寄生電容、Q_g、米勒平台、閾值