什麼是阻抗匹配？功率傳輸和防止訊號反射的理由及原理

阻抗匹配的定義和概述

阻抗匹配的核心在於電路之間的匹配。透過調整訊號源和負載的特性，可以提升功率傳輸效率，減少訊號反射。就像水龍頭和水管的尺寸需要匹配一樣，在電路中也需要匹配“尺寸”。

什麼是阻抗匹配？

阻抗匹配是一種將訊號源和負載的阻抗進行適當調整的技術。在電路中，當不同阻抗的元件相互連接時，會導致部分功率被反射回來，或無法實現高效傳輸。

例如將75Ω的元件直接連接到50Ω的同軸電纜上時，由於阻抗不同，部分訊號會發生反射，進而無法發揮其應有的性能。解決這一問題的正是匹配技術，它能夠實現更優的功率傳輸和訊號品質。

為什麼需要阻抗匹配（功率傳輸和訊號反射兩大原因）

匹配之所以重要，原因有兩個。第一，提高功率傳輸效率。如果不匹配，大部分功率會在訊號源內部被消耗掉。第二，防止訊號反射。反射訊號會與原始訊號混合，導致波形失真。

功率傳輸效率

從訊號源到負載的功率傳輸中，存在兩個常被混淆的定義。首先是功率傳輸比η（通常稱為“power delivery ratio”），它的定義是實際負載可獲得的功率與戴維寧等效電源在優化獲取條件後所能提供的可用功率之比。當將訊號源阻抗和負載阻抗視為純電阻R_S和R_L時，該η的計算公式為：

\(η=\frac{4R_{s}R_{L}}{\left(R_{s}+R_{L}\right)^{2}}\)

其中，R_S是訊號源的電阻分量，R_L是負載的電阻分量。由該公式可知，當R_S=R_L時，η=1，此時相對於可用功率的功率傳輸比達到最大（100%）。在這個意義上，R_S=R_L就是相對於可用功率的最大功率獲取條件。

另一方面，還有一個是實際效率η'，它的定義是負載所消耗的功率占訊號源實際提供的總功率的比例。同樣視為純電阻R_S和R_L時，η'的計算公式為：

\(η^{'}=\frac{R_{L}}{R_{s}+R_{L}}\)

由上式關係可知，當R_S=R_L時，η'=0.5，即供電功率的50%在負載中被消耗，剩餘50%則損耗在訊號源內部。因此以可用功率為基準的功率傳輸比η和以供電功率為基準的實際效率η'，兩者的定義和數值均不相同，注意不要混淆。

在實際的高頻電路或包含傳輸線的系統中，訊號源阻抗Z_S和負載阻抗Z_L通常是複阻抗，不僅需要考慮電阻分量，還需要考慮電抗分量。在這種情況下，“負載中可獲取的功率達到最大的條件”是由負載阻抗和訊號源阻抗呈共軛關係的共軛匹配條件給出的。

\(Z_{L}=Z_{s}^{*}\)

該條件就是含有複阻抗的一般系統中實現最大功率傳輸的條件。但是，此時的η和η'會變成使用Z_S和Z_L的實部或絕對值的另一種運算式，不能將上述“假設為純電阻R_S和R_L推導出的簡化公式”直接替換成Z_S、Z_L來應用。複阻抗系統中的精確效率公式更為複雜，此處不作展開，僅強調透過純電阻近似得到的公式，其適用範圍是有限的。

此外當在線路中間插入傳輸線時，基本的設計原則是將負載側的匹配條件設定為與傳輸線的特性阻抗Z₀相匹配，即：

\(Z_{L}=Z_{0}\)

如果將訊號源側的阻抗也設置為以下條件，那麼因線路中途不匹配等原因而產生過的反射波不會在訊號源端發生二次反射而是被吸收掉，進而使包含往返在內的整個系統獲得良好的匹配。換句話說，包括傳輸線在內的整個系統將處於“與特性阻抗Z₀相匹配”的狀態，進而確保能夠兼顧功率傳輸效率和波形的保真度。

\(Z_{s}=Z_{0}\)

訊號反射機制

在阻抗不連續點處，會發生反射，用反射係數Γ表示。

\(Γ=\frac{Z_{L}-Z_{0}}{Z_{L}+Z_{0}}\)

完全匹配時（Z_L=Z₀），|Γ|=0，無反射；完全不匹配時（Z_L=∞或0），|Γ|=1，發生全反射。這種反射可能導致訊號品質下降、功率效率降低，嚴重時甚至還可能損壞發射機。雖然有些高端音訊線纜中，有些產品聲稱能降低反射，但即使是昂貴的產品，音質差異的主因也未必總是阻抗匹配（還涉及線材、結構、接觸及測量條件等綜合因素）。

在高速數位電路中，反射導致的再驅動工作可能會造成額外損耗，但IC的主要發熱原因是開關損耗，如下式所示：

\(P=αCV^{2}f\)

\(α\)為翻轉率，與之相比，反射損耗通常屬於次要因素。

阻抗不匹配引發的問題

阻抗不匹配會降低電路性能，導致功率被白白消耗、訊號失真、設備故障。這些問題都可能由阻抗不匹配所引起。手機電池耗電快、音訊音質下降等都是生活中常見的例子。

功率損耗與傳輸效率下降

阻抗不匹配會增加功率損耗，導致傳輸效率下降。在完全不匹配的情況下，甚至可能出現功率完全無法傳輸的情況。因為發送出去的大部分功率要麼在訊號源內部以熱量形式被消耗，要麼因反射而返回。在RF放大器中，不匹配會導致發熱增加，縮短元件壽命。

功率損耗的定量評估

傳輸功率和反射功率之間的關係可以用反射係數|Γ|來表示。

反射功率可由下式求得：

\(反射功率=\left(Γ\right)^{2} \times 入射功率\)

傳輸功率可由下式求得：

\(传输功率=\left(1-\left(Γ\right)^{2}\right) \times 入射功率\)

例如，在50Ω系統中連接25Ω負載時的計算如下：

\(Γ=\frac{25-50}{25+50}=\frac{-25}{75}=-\frac{1}{3}\)

\(\left(Γ\right)^{2}=\frac{1}{9}\approx0.11\)

也就是說，入射功率中約有11%被反射，只有約89%傳輸到負載。

在實際電路中的影響

在手機發射電路中，天線不匹配會引發以下問題：

・電池耗電變快（反射功率在發射機中以熱量形式被消耗）

・發射輸出降低（有效輻射功率減少）

・PA（功率放大器）過熱導致保護電路工作

特別是當VSWR（電壓駐波比）=3:1（|Γ|=0.5）時，入射角25%的功率會被反射，傳輸到負載的功率則降至75%。此外，如果發射機端啟動保護動作或輸出控制，有效輻射功率可能會進一步下降， 這就是天線匹配備受重視的原因。

什麼是訊號反射和VSWR（電壓駐波比）

訊號反射是指在阻抗邊界處，部分訊號發生反向回彈的現象。反射訊號與原始訊號相互疊加形成駐波，導致訊號的振幅隨位置發生變化。

VSWR是將反射程度進行量化的指標，其值越接近1.0越好。在高速數位電路中，這種反射有時還會導致資料錯誤。

VSWR和反射係數的關係

VSWR的定義式如下：

\(VSWR=\frac{1+\left(Γ\right)}{1-\left(Γ\right)}\)

反之，也可以根據VSWR求出反射係數：

\(\left(Γ\right)=\frac{VSWR-1}{VSWR+1}\)

實用指標

・VSWR=1.0：完全匹配（|Γ|=0、反射功率=0%）

・VSWR=1.5：良好（|Γ|=0.2、反射功率=4%）

・VSWR=2.0：略差（|Γ|=0.33、反射功率=11%）

・VSWR=3.0：差（|Γ|=0.5、反射功率=25%）

對高速數位電路的影響

PCB走線中存在阻抗不匹配時，會導致Clock Edge變緩和眼圖劣化。特別是在DDR4記憶體這類高速訊號中，即使是微小的反射也可能引發建立和保持時間違規，進而造成資料錯誤。

阻抗匹配的典型應用案例

阻抗匹配並非是什麼特別的技術，它被廣泛應用於智慧手機通訊、電腦處理速度和音樂播放品質等日常電子設備中。從無線通訊的50Ω標準，到數位電路的終端處理以及音訊的音質提升，讓我們透過具體事例來理解其應用。

RF電路和天線（50Ω系統）

RF電路是處理高頻訊號的電路，由放大器、濾波器和混頻器等元件組成。在這些RF電路中，50Ω已被確立為標準阻抗。這是作為提升同軸電纜損耗與功率處理能力兩者之間平衡的結果而被選定的。透過將RF放大器的輸入輸出、天線和電纜全部統一為50Ω，可以提升整個系統的效率。

RF放大器的設計示例

在900MHz頻段的RF放大器設計中，可按以下步驟進行：

1.   輸入匹配：將來自天線的50Ω訊號與放大器的輸入阻抗匹配

2.   輸出匹配：將放大器輸出與50Ω負載匹配

3.   確保穩定性：進行阻抗調整以防止振盪

測量放大器的S參數（S11、S21、S12、S22），並使用史密斯圖來設計匹配電路。一般透過LC組合或微帶線的短截線來實現。

天線匹配

Dipole antenna的理論輻射電阻約為73Ω，但在實際設計中，會透過饋電點調整或匹配電路將其調整到50Ω。在手機等設備中，一般是透過晶片天線和匹配電路的組合來實現50Ω匹配的。

高速數位訊號（終端電阻）

在現代數位設備中，數GHz的高速訊號在電路板上快速傳輸。為了準確傳輸這些訊號，需要對印刷電路板的走線阻抗和終端電阻進行設計。即使是微小的反射也可能引發資料錯誤，因此需要透過終端電阻來抑制訊號反射。

終端方式的種類

1. 並聯終端：在訊號線末端連接50Ω電阻
　o 優點：簡單可靠
　o 缺點：有DC電流流過，功耗較大

2. 戴維寧終端：採用VCC-R1-訊號線-R2-GND的分壓電路
　o 優點：可抑制DC電流
　o 缺點：需要2個電阻

3. AC終端：電阻與電容的串聯電路
　o 優點：無DC電流
　o 缺點：具有頻率依賴性

DDR4記憶體示例

DDR4的走線阻抗和終端（ODT）會根據訊號類型（DQ/DQS/CA/CLK）、差分和單端、安裝條件，在設計資料中規定其目標值及容許範圍。例如作為設計目標的一個示例，會將單端走線控制在40Ω級別，並從多個ODT選項（例如60Ω/120Ω/240Ω等）中選擇終端以抑制反射。透過在CPU側和記憶體側同時調整終端條件，將往返反射降至更低。

音訊設備（低阻抗輸出，高阻抗輸入）

在音訊領域，“低阻抗輸出，高阻抗輸入”是基本原則。透過將輸出側的阻抗設置得較低，輸入側的阻抗設置得較高，可以抑制訊號的惡化。通常需保持10倍以上的比例，例如麥克風的輸出阻抗為數百Ω，而放大器的輸入阻抗則為數十kΩ。

低阻抗輸出，高阻抗輸入理論

設訊號源的輸出阻抗為R_o，負載的輸入阻抗為R_i，則電壓分壓比可由下式表示：

\(\frac{V_{out}}{V_{in}}=\frac{R_{i}}{R_{o}+R_{i}}\)

在R_i >> R_o的條件下，V_out≈V_in，可以將訊號衰減降至超低。此外，即使並聯連接多個負載，也能抑制對各個負載的影響。

音訊設備的實例

動態麥克風：輸出阻抗 200-600Ω
・電容麥克風：輸出阻抗 50-200Ω（內建前置放大器）
・調音台輸入：輸入阻抗 1-10kΩ
・線路電平輸出：輸出阻抗 50-600Ω
・放大器輸入：輸入阻抗 10-100kΩ

耳機中的應用

對於耳機，重要的是確保電壓驅動（低阻抗輸出，高阻抗輸入），而不會為了獲得最大功率進行阻抗匹配（功率匹配）。

耳機阻抗：16Ω、32Ω、250Ω、600Ω等
・放大器輸出阻抗：通常為耳機阻抗的1/8以下

例如對於32Ω耳機，適合使用輸出阻抗在4Ω以下的放大器。這樣阻尼係數（負載阻抗/輸出阻抗）可達到8以上，進而獲得良好的控制特性。

平衡連接

在專業音訊領域，為了消除雜訊，通常使用平衡連接（XLR、TRS）。過去600Ω是標準阻抗，但現在的專業設備普遍採用“低阻抗輸出，高阻抗輸入”（例如50Ω輸出/10kΩ輸入）的方式。600Ω終端僅用於特殊用途，即使在長距離電纜中也能保持訊號品質。

阻抗匹配的基本方法

實現阻抗匹配的方法有多種，每種方法各有其優缺點。從簡單的電阻終端，到LC電路和變壓器，可以根據應用場景和要求規格選擇相應的方法。

電阻終端

電阻終端是一種基本的匹配方法。在50Ω系統中只需在負載端連接50Ω電阻、在75Ω系統中則只需連接75Ω電阻，就能減少反射。這種方法雖然簡單可靠，但訊號功率的一半會被終端電阻消耗，因此功率效率不佳。

終端電阻的設計理論

理想的終端是讓負載阻抗Z_L等於傳輸線的特性阻抗Z₀。

\(Z_{L}=Z_{0}\)

在此條件下，反射係數|Γ|=0，實現完全匹配。

功率效率的分析

在R_S=Z₀、R_L=Z₀的完全匹配狀態下，訊號源供給功率的50%在負載（終端電阻）中消耗，剩餘50%在訊號源內阻上被損耗（如果負載是電阻性的，則以熱量形式消耗掉）。

實用的終端方式

1.    串聯終端：在訊號源端串聯插入R_series≈Z₀−Z_out的電阻，以抑制初始反射的方式。在DDR4中，通常採用的做法是在接收端切換ODT（例如60/120/240Ω）來抑制反射，而在發射端對驅動器的輸出阻抗Z_out進行校準（例如≈34Ω）。

2.    並聯終端：在接收端連接Z₀的電阻。在差分傳輸（例如LVDS）中，為了實現與100Ω差分阻抗的匹配，基本做法是在接收端對正負線對之間並聯一個100Ω的終端電阻。

3.    差分終端：在差分訊號中，每條訊號線上連接Z₀/2的電阻，並將中點連接到基準電位。

電阻值的容差

終端電阻的精度會直接影響VSWR。對於終端電阻（R_t），有

\(Γ=\frac{R_{t}-Z_{0}}{R_{t}+Z_{0}}, VSWR=\frac{1+\left(Γ\right)}{1-\left(Γ\right)}\)

當存在±ε的容差時，會導致上下略微不對稱（R_t偏小的一側更容易出現較差的數值）。較差一側的估算值為：

\(VSWR_{worst}\approx\frac{1}{1-ε}\)

因此，±1/±5/±10大致分別對應VSWR≲ 1.01/1.05/1.10的參考值。在高頻應用中， 推薦使用1%精度的電阻。此外考慮到頻率特性，選擇寄生電感較小的晶片電阻非常重要。

LC匹配電路

由電感和電容組合而成的LC匹配電路，可以抑制功率損耗，實現阻抗變換。這是RF電路和天線匹配中的主流方法。但由於其頻率依賴性較強，在寬頻應用中存在一定限制。

基本的匹配電路形式

1. L型匹配電路：最簡單的形式，由一個電感和一個電容組成。在基本設計公式（當R₂>R₁時：低→高轉換）中，設頻率為f₀，低電阻側為R₁，高電阻側為R₂，則可依次求出Q=√((R₂/R₁)-1)、串聯電抗X_S＝QR₁、並聯電抗X_p＝R₂/Q，L=X_S/(2πf₀)、C＝1/(2πf₀X_p)。反之，當R₁>R₂時，也可以使用相同的設計公式，將高阻抗側視為R₁，低阻抗側視為R₂，並透過調換L和C的插入位置來進行設計。

2.    π型匹配電路：採用C-L-C的結構，可對應更寬範圍的阻抗變換比。這種電路可以透過設定中間的Q因數Q_m來進行設計。

使用史密斯圖的設計

對於複阻抗的情況，可以按照以下步驟在史密斯圖上進行設計：

1. 將負載阻抗歸一化，並繪製在史密斯圖上

2. 沿等電阻圓或等電導圓移動

3. 電感沿逆時針方向移動，電容沿順時針方向移動

※ 基本原則是串聯元件在阻抗（Z）圓圖上操作，並聯元件需轉換為導納（Y）後再操作。
4. 確定L、C值，使其到達中心點（Z₀）

頻率特性和頻寬

匹配電路的頻寬BW是由Q因數和中心頻率f₀的關係（BW=f₀/Q）決定的。（在高Q近似下，相對頻寬FBW=BW/f₀≈1/Q）

高Q值意味著窄帶特性，因此在寬頻應用中，通常會使用多級匹配電路或傳輸線變壓器。

使用變壓器進行阻抗變換

變壓器在實現電壓轉換的同時，也能實現阻抗變換。設匝數比為n，則阻抗變換比為n²。變壓器在音訊電路和電源電路中發揮著重要作用，但往往面臨體積和成本的問題。

阻抗匹配總結

阻抗匹配是電子電路設計的基礎技術。該技術能實現功率傳輸和訊號傳輸品質的提升，被廣泛應用於從RF電路到數位電路以及音訊設備等各個領域。透過瞭解其基本原理，並根據應用場景選擇合適的方法，可以提升電路設計的水準。

相關文章

什麼是阻抗？交流電路分析與設計基礎