SiC功率元件|應用篇
非放電型RCD緩衝電路(Snubber Circuit)的設計
2025.02.13
重點
・在非放電型RCD緩衝電路中,RSNB消耗的功率僅為突波能量,因此RSNB的容許損耗可以比較小。
・因此,可以增加CSNB的電容量,這不僅可改善鉗位效果,還可提高開關頻率fSW。
・通常而言,在增加了非放電型RCD緩衝電路的電路中,低負載時的效率會降低,高負載時的效率會提高。這是因為在高負載時,緩衝電路具有抑制突波的效果,最終會降低開關損耗。
本文將介紹四種緩衝電路中的最後一種“非放電型RCD緩衝電路”的設計。
- •汲極和源極之間產生的突波
- •緩衝電路的種類和選擇
- •C緩衝電路的設計
- •RC緩衝電路的設計
- •放電型RCD緩衝電路的設計
- •非放電型RCD緩衝電路的設計
- •封裝引起的突波差異
SiC MOSFET:非放電型RCD緩衝電路的設計
與放電型RCD緩衝電路不同,非放電型RCD緩衝電路的RSNB消耗的功率僅為突波能量,因此RSNB的容許損耗可以較小。這可以擴大RSNB的選擇範圍,使得能夠增加CSNB的電容量,因而可以提高鉗位的效果。
CSNB由“C緩衝電路的設計”中的公式(2)決定,RSNB由“RC緩衝電路的設計”中的公式(3)決定。但是,RSNB的功耗由下面給出的公式(6)決定。由於“RC緩衝電路的設計”的公式(4)中不存在包含CSNB和fSW的二項式,所以基本上不會有因CSNB和fSW導致的功耗增加情況。因此,可以將CSNB的電容值設置得大一些,從而可以實現鉗位元效果更好的緩衝電路;另外,還支援提高fSW的頻率。
\(P_{SNB} = \displaystyle \frac{L_{TRACE} \cdot I_{{MAIN}^{2}} \cdot f_{SW}}{2}\) (6)
圖8是非放電型RCD緩衝電路工作後的放電路徑。上橋臂的突波電流流向PGND,下橋臂的放電電流經由RSNB流向HVdc,因此受佈線電感的影響較小。另一方面,由於電流變化很大,因此在MOSFET汲極和源極之間的佈線電感LSNB需要盡可能小。

圖9是透過評估板P02SCT3040KR-EVK-001驗證使用了SiC MOSFET SCT3080KR的非放電型RCD緩衝電路效果的波形。(a)是測試電路,(b)是有和沒有緩衝電路時的測試波形。該波形是RG_EXT=3.3Ω、HVdc=800V、汲極電流ID約為70A時的關斷波形。
當不連接緩衝電路時,關斷時會產生1210V的突波;當增加了緩衝電路後,突波變為1069V,降低了約12%。另外,緩衝電路還消除了伴隨突波產生的電壓振鈴,因此可以大大降低EMI。

圖10是在降壓型轉換器(Buck Converter)中的轉換效率比較圖。這是輸入電壓=400V、輸出電壓=200V、RG_EXT=6.8Ω、開關頻率fSW=100kHz時的效率。

當使負載功率從1kW變化至4.8kW時,在約4kW以下,沒有緩衝電路時的效率比有緩衝電路時最大高0.4%;在4kW以上,有緩衝電路時的效率比沒有緩衝電路時高0.15%。這是因為,隨著負載功率的增大,突波引起的功率損耗(諧振電流引起的電容等的等效串聯電阻的損耗)也會增加,利用緩衝電路來抑制突波,最終會使開關損耗降低。
【下載資料】 SiC功率元件基礎
SiC功率元件
基礎篇
應用篇
- SiC MOSFET:橋式結構中Gate-Source電壓的動作 前言
- SiC MOSFET:根據開關波形計算損耗的方法
- SiC MOSFET:Snubber電路的設計方法 —前言—
- SiC MOSFET:閘極-源極電壓的突波抑制方法 —前言—
- 透過驅動器源極引腳改善開關損耗 —前言—
- 測量SiC MOSFET閘-源電壓時的注意事項:一般測量方法
- 在EV應用中使用第4代SiC MOSFET的效果
- 使用最新世代SiC MOSFET降低損耗實證
產品介紹
FAQ