SiC功率元件｜應用篇
SiC MOSFET：緩衝(Snubber)電路的設計方法 C緩衝電路的設計
2025.05.22
重點
・CSNB越大，C緩衝電路的突波抑制效果越好。
・但是，需要注意的是，緩衝電路中形成的LSNB需要低於LMAIN，關於LSNB，還需要考慮電容的ESL。
從本文開始，將逐一為大家介紹上一篇文章中提到的各種緩衝電路的設計方法。本文介紹C緩衝電路的設計方法。
- • 汲極和源極之間產生的突波
- • 緩衝電路的種類和選擇
- • C緩衝電路的設計
- • RC緩衝電路的設計
- • 放電型RCD緩衝電路的設計
- • 非放電型RCD緩衝電路的設計
- • 封裝引起的突波差異
SiC MOSFET：C緩衝電路的設計
圖6所示的C緩衝電路是透過CSNB吸收LMAIN積蓄的能量的。因此，緩衝電路中形成的LSNB需要低於LMAIN。CSNB中積蓄的能量基本上不會被釋放（放電），因此電容量越大，突波抑制效果越好，但關於LSNB，還需要考慮所用電容的等效串聯電感（ESL）。
通常ESL會隨著電容尺寸的增大而增大，因此在選擇電容量時需要注意這一點。假設LMAIN中積蓄的能量全部被CSNB吸收，那麼可以根據公式（2）計算得出的電容量來選擇電容。
\(C_{SNB} > \frac{L_{MAIN} \cdot I_{MAIN}^{\hspace{1.2em} 2}}{V_{DS\_SURGE}^{\hspace{2.3em} 2} – V_{HVDC}^{\hspace{1.2em} 2}}\) (2)
“C緩衝電路的設計”相關的文章一覽
- • SiC MOSFET：緩衝電路的設計方法 —前言—
- • 汲極和源極之間產生的突波
- • 緩衝電路的種類和選擇
- • RC緩衝電路的設計
- • 放電型RCD緩衝電路的設計
- • 非放電型RCD緩衝電路的設計
- • 封裝引起的突波差異
- • SiC MOSFET：緩衝電路設計方法 —總結—
【下載資料】 SiC功率元件基礎
介紹SiC的物理性質和優點，並透過與Si元件的比較，介紹SiC蕭特基二極體和SiC MOSFET的特點及使用方法上的不同，還介紹了集多重優點於一身的全SiC模組。
SiC功率元件
基礎篇
應用篇
- SiC MOSFET：橋式結構中Gate-Source電壓的動作 前言
- SiC MOSFET：根據開關波形計算損耗的方法
- SiC MOSFET：Snubber電路的設計方法 —前言—
- SiC MOSFET：閘極-源極電壓的突波抑制方法 —前言—
- 透過驅動器源極引腳改善開關損耗 —前言—
- 測量SiC MOSFET閘-源電壓時的注意事項：一般測量方法
- 在EV應用中使用第4代SiC MOSFET的效果
- 使用最新世代SiC MOSFET降低損耗實證
產品介紹
FAQ