電源設計技術資訊網站

電源設計支援工具   English   简体中文   日本語   한국어

2022.08.03 SiC功率元件

負電壓突波對策

SiC MOSFET:閘極-源極電壓的突波抑制方法

重點:

・透過採取措施防止SiC MOSFET中閘極-源極間電壓的負電壓突波,來防止SiC MOSFET的LS導通時,SiC MOSFET的HS誤導通。

・具體方法取決於各電路中所示的對策電路的負載。

・如果閘極驅動IC沒有控制功能,則很難通過米勒鉗位進行抑制。

・作為米勒鉗位的代替方案,透過結合使用鉗位蕭特基二極體和誤導通抑制電容器,與正突波之間取得平衡,從而達到優化的目的。

繼上一篇“正電壓突波對策”之後,本文將會透過範例來看針對負電壓突波的對策及其效果。

關於SiC功率元件中閘極-源極間電壓產生的突波,在之前發佈的Tech Web基礎知識 SiC功率元件 應用篇的“SiC MOSFET:橋式結構中閘極-源極間電壓的動作”中已進行了詳細說明。

負電壓突波對策

右圖顯示了同步升壓電路中LS關斷時閘極-源極電壓的行為,該圖在之前的文章中也使用過。要想抑制事件(IV),即HS(非切換側)的VGS的負突波,正如在上一篇文章“突波抑制電路”的表格中所總結的,採用突波抑制電路的米勒鉗位元用MOSFET Q2、或鉗位用SBD(蕭特基二極體)D3是很有效的方法(參見下面的驗證電路)。

下面的電路是上一篇中用來驗證正突波對策的抑制電路。使用“(a)無抑制電路、(b)僅有米勒鉗位用的MOSFET(Q2)、(c)僅有鉗位用的蕭特基二極體、(d)僅有誤導通抑制電容C1”這四種電路,透過“雙脈衝測試”確認了VGS的突波電壓。

下面是雙脈衝測試中關斷時的波形、從上到下依次顯示了切換側閘極-源極電壓(VGS_HS)、非切換側閘極-源極電壓(VGS_LS)、汲極-源極電壓(VDS)和汲極電流(ID)。圖中一併列出了前述的抑制電路(a)、(b)、(c)、以及同時具備抑制電路(b)和(c)的電路(e)的波形。

從這個波形圖中可以看出,除了沒有對策電路的(a)外,其他任何一個抑制電路都可以消除負突波。

接下來,請看僅連接了誤導通抑制電容C1的驗證電路(d)在雙脈衝測試中的關斷波形。電路圖與上面給出的電路圖一樣。波形(a)是沒有C1的比較用波形,波形(b)、(c)和(d)是有C1、C1分別為2.2nF、3.3nF和4.7nF時的波形。與不加C1的(a)相比,加了C1的波形(b)、(c)、(d)中,VGS_LS的負突波略有降低,但效果並不明顯。因此,作為對策,需要從抑制電路(b)和(c)中作出選擇,但由於(c)不能抑制正突波,所以最終選擇(b)。如果米勒鉗位控制困難且無法選擇抑制電路(b),則需要透過結合使用(c)和(d)來測試和最佳化整個系的效率。

理解SiC(碳化矽)功率元件和活用範例